Falling Edge

释义（中文） / Definition

（电子与数字电路）下降沿：指数字信号或波形从高电平跳变到低电平的瞬间（常用于触发器、计数器、时钟、外部中断等的触发条件）。也常写作 falling edge（不加连字符）。

发音（IPA） / Pronunciation

/ˈfɔːlɪŋ ɛdʒ/

例句 / Examples

The interrupt triggers on the falling edge of the signal.
中断在信号的下降沿触发。

To reduce noise sensitivity, the circuit latches data only on the falling edge of the clock after proper filtering.
为降低对噪声的敏感性，电路在经过适当滤波后只在时钟的下降沿锁存数据。

词源（中文） / Etymology

falling 源自古英语 feallan（“落下、下坠”），edge 源自古英语 ecg（“边缘、刃”）。在电子学中把波形从一种电平“跳变”的位置比喻为“边缘（edge）”，因此从高到低的跳变就称为 falling edge（下降沿）。

相关词汇 / Related Words

• Rising Edge
• Edge-Triggered
• Clock
• Pulse
• Transition
• Interrupt
• Debounce
• Latch

文献与作品中的用例 / Literary Works

• The Art of Electronics（Horowitz & Hill）——讨论数字电路与时序时常用 falling edge 描述触发条件。
• Digital Design and Computer Architecture（Harris & Harris）——在时序逻辑、触发器与时钟边沿章节中频繁出现。
• CMOS VLSI Design: A Circuits and Systems Perspective（Weste & Harris）——讲解时序、时钟与采样边沿时使用该术语。