这是一个创建于 418 天前的主题，其中的信息可能已经有所发展或是发生改变。
可以肯定的是在散热良好的情况下晶体管越多就代表越好的性能； 参考已知数据：
M2 Ultra 1340 亿个晶体管，比 M1 Ultra 多出 200 亿个; M1 Ultra 1140 亿个晶体管; M3 Max 920 亿个晶体管。 M1 Max 570 亿个晶体管; M2 Max 670 亿个晶体管; M3Pro 370 亿个晶体管; M3 250 亿个晶体管; M1 200 亿个晶体管; M1 160 亿个晶体管; 8gen3 240 亿个晶体管; A17pro 190 亿个晶体管; A15 150 亿个晶体管;
V 友可以补充下更多晶体管的芯片
 |
1
gps949 2023-10-31 15:10:42 +08:00
EPYC 9654
788 亿个 |
|
2
gps949 2023-10-31 15:12:51 +08:00
Threadripper PRO 7995WX
好像也是 788 亿个？ |
 |
3
whoami9426 2023-10-31 15:14:51 +08:00
怎么没有 M1 Pro , 搜了下是 337 亿个晶体管
|
 |
6
Ariake265 2023-10-31 15:18:00 +08:00
同一平台的话（比如 x86 Windows 只和 x86 Windows 比）感觉用 geekbench 横比也挺好的。跨平台另说
|
 |
7
FuzzySloth2 2023-10-31 15:19:00 +08:00
8gen3 内置基带，这么比对 8gen3 不公平
|
 |
8
szdev OP @wanghr64 跨平台其实一样有参考性的，如果 arm 平台一样和 x86 堆散热感觉性能差别不会太大；
@FuzzySloth2 其实差不多，基带影响小 ARM 麒麟 9000s 153 亿个晶体管 GPU Cerebras-WSE-2 26000 亿个晶体管 |
 |
9
stinkytofu 2023-10-31 15:26:20 +08:00  1
感觉真的是人类科技的巅峰产品, 小小的一个芯片, 一千多亿个晶体管, 这都能造的出来. 现在芯片设计应该就和我们写代码一样吧, 只管引用库, 一个模块一个模块的实现, 不管库内部怎么实现, 不管库内部晶体管怎么排列和走线. 如果每个晶体管都亲自设计布局划线, 数都数不过来.
|
 |
10
gbw1992 2023-10-31 15:37:43 +08:00
@stinkytofu #9 当然了，就和编程语言发展是一样的。
|
 |
11
xausky 2023-10-31 15:41:57 +08:00
RTX 4090 680 亿
RX 6800 268 亿 5900HX 107 亿 天玑 8100 62 亿 补充了一下我的家产 |
 |
12
allplay 2023-11-01 08:34:26 +08:00 via Android
@stinkytofu 是的。芯片设计并非
|
|
14
allplay 2023-11-01 08:35:51 +08:00 via Android
其实芯片并非工程师把每个元件画出来，而是通过设计软件去生成。
|
Select Language